|
|
化合物半导体晶体中的位错密度对器件性能的影响分析
引言
化合物半导体（如GaAs、GaN、SiC等）因其优异的电子迁移率、宽禁带特性及高频性能，广泛应用于光电器件、射频器件和功率电子等领域。然而，晶体生长过程中不可避免会引入位错（Dislocation），其密度（单位：cm⁻²）直接影响器件的电学、光学及可靠性表现。本文将从专业角度解析位错密度的形成机制、对器件性能的具体影响，以及降低位错的关键技术。
一、位错密度的成因与类型
1. 形成机制
晶格失配：异质外延生长时（如GaN-on-Si），衬底与外延层晶格常数差异导致应力积累，形成穿透位错（Threading Dislocation）。
热膨胀系数差异：高温生长后冷却过程中，热应力诱发位错增殖。
生长工艺缺陷：如气相外延（MOCVD）中温度波动或杂质污染。
2. 主要位错类型
刃位错（Edge Dislocation）：伯格斯矢量垂直于位错线，影响载流子迁移率。
螺位错（Screw Dislocation）：伯格斯矢量平行于位错线，可能引发漏电流。
混合位错（Mixed Dislocation）：兼具两者特性，常见于实际晶体中。
二、位错密度对器件性能的影响
1. 电学性能退化
载流子散射：位错作为电荷陷阱中心，增加散射概率，降低迁移率（如GaN HEMT中高位错密度导致电子迁移率下降30%以上）。
漏电流路径：螺位错贯穿器件有源区时，形成导电通道，增大反向漏电（如SiC SBD中位错密度>10⁴ cm⁻²时漏电流显著上升）。
2. 光学效率下降
非辐射复合中心：位错处载流子非辐射复合（如GaN基LED中位错密度>10⁸ cm⁻²时，内量子效率下降50%）。
波长不均匀性：位错导致局部应力，引发发光峰展宽（InP激光器典型问题）。
3. 可靠性风险
器件老化加速：位错处应力集中易引发裂纹扩展（如功率器件中位错密度高时，寿命缩短30%-50%）。
热阻上升：位错阻碍声子传输，降低热导率（GaN-on-Si器件散热瓶颈之一）。
三、降低位错密度的关键技术
1. 外延生长优化
缓冲层技术：如GaN-on-Si中采用AlN/GaN超晶格缓冲层，位错密度可降至10⁷ cm⁻²以下。
横向外延过生长（ELO）：通过图形化掩膜选择性生长，阻断位错延伸（蓝宝石衬底上GaN的ELO工艺可将位错密度降至10⁶ cm⁻²）。
2. 衬底选择与处理
同质外延：采用原生衬底（如GaN-on-GaN）可将位错密度控制在10³-10⁴ cm⁻²。
衬底晶向调控：偏角衬底（如4° off-axis SiC）促进台阶流生长，减少螺旋位错。
3. 后工艺补偿
高温退火：氢氛退火可部分修复位错（SiC中验证有效）。
缺陷钝化：等离子体处理或钝化层（SiO₂/Al₂O₃）覆盖位错末端。
四、行业标准与未来挑战
临界位错密度阈值：不同器件要求差异显著（LED：
[本文先搜小芯网络搜集，仅供参考] |
|
发表于